SN 7490 als Teiler

Frequenzteiler 1:2

Hierbei wird nur das Eingangsflipflop des ICs verwendet. Die vier Rückstelleingänge R₀₁, R₀₂, R₉₁ und R₉₂ sind mit Masse verbunden.

Frequenzteiler 1:3

Der Takt wird hier an den Eingang des Flipflops FF_A gelegt. Der Ausgang dieses Flipflops ist mit BD verbunden. Die Ausgänge Q_A und Q_B sind an die Rückstelleingänge R₀₁ und R₀₂ angeschlossen.

Eine Rückstellung erfolgt dann, wenn diese beiden Ausgänge ein H-Signal aufweisen.

Frequenzteiler 1:5

Der Takt wird auf den Eingang BD gelegt. Somit arbeitet der Zähler nur mit der Teilerkette FF_B, FF_C und FF_D. Durch diese Beschaltung wird ein Teilerverhältnis von 1:5 erreicht.

Frequenzteiler 1:9

Q_A wird mit dem Flipflop-Eingang BD und mit R₀₁ verbunden. Außerdem muss Q_D an R₀₂ angeschlossen werden.

Tritt nun an Q_A und Q_D gleichzeitig ein H-Signal auf, so wird der Zähler wieder auf 0 zurückgesetzt.

Frequenzteiler 1:10

Diese Schaltung ist nun der eigentliche Zählbetrieb des ICs. Sämtliche Rückstelleingänge sind mit Masse verbunden. Der Eingang BD der Flipflop-Kette FF_B, FF_C und FF_D ist mit dem Ausgang Q_A verbunden. An den Ausgängen Q_A, Q_B, Q_C und Q_D können nun die dualen Daten des Zählerstandes entnommen werden.

Im letzten Fall nehmen die Ausgänge also die Werte von 0000 bis 1001 (dez. 9) an. Diese Signale können nun weiter verwendet werden um z.B. einen 7-Segment-Decoder zu steuern. Dieser wiederum zeigt den Zählerstand durch ein LED Siebensegment an.

Zur Verdeutlichung kann man auch hier eine Logik-Tafel aufstellen. Sie sagt aus, dass eine Rückstellung nur dann erfolgen kann, wenn beide Rücksetzeingänge R₀₁ und R₀₂ (oder R₉₁ und R₉₂) ein H-Signal erhalten.